29.Q6: 有限状态机（FSM）
考虑下面所示的状态机，它有一个输入w和一个输出z。
实现这个状态机。（此部分未出现在期中考试中，但编写FSM（有限状态机）是很好的实践）。
模块声明
mmodule top_module (
input clk,
input reset, // synchronous reset
input w,
output z);
考虑下面所示的状态机，它有一个输入w和一个输出z。
实现这个状态机。（此部分未出现在期中考试中，但编写FSM（有限状态机）是很好的实践）。
模块声明
mmodule top_module (
input clk,
input reset, // synchronous reset
input w,
output z);